VHDL щандове за Virtual Hardware Дешифрирането Language. Тя се използва предимно в областта на машиностроенето , за да се изработи електронна автоматизация и да се създадат логически схеми . VHDL подкрепя възходящ и низходящ масива . А пътят данни VHDL определя колко данни се предават чрез система . Пътят на данни всъщност не създаде данни , той просто определя нейните възможни маршрути. При създаване на път за данни в VHDL , вие ще трябва да определи състава на пътя на данните и нейната архитектура. Инструкции

1

възвестявам библиотечни функции . Например , ако искате да декларират стандартна логика аритметична функция , вашият код ще изглежда така :
“ библиотека IEEE ;
използвате ieee.std_logic_arith.all ; “

2

Определете пристанища пътя си на данни . Например :

“ субект DataPath е
порт ( clock_dp : в std_logic ;
rst_dp : в std_logic ;
imm_data : в std_logic_vector ( 15 Downto 0); “ <Бразилски >

пристанища Вашият път на данни ще се определи как и къде потоците от данни . Вие сте същество определяне , когато данните се въвеждат и когато това е изход .

3

Затворете влизането порта на път за данни с помощта на следния код:
“ ) ;
край DataPath ; “

4

Определете архитектурна структура на пътя ви данни. Вие ще трябва да се изброят компонентите, какви компоненти се състоят от и как потоците от данни към и от всеки компонент. Например , примерен код, за да се създаде регистър файл ще изглежда така :

„компонент reg_file е
порт (часовник : в std_logic ;
RST : в std_logic ; “

5

Затворете архитектурен дизайн , като сложи край на структура , използвайки “ край структура ; “